AKTS - HDL ile Gelişmiş Sayısal Tasarım
HDL ile Gelişmiş Sayısal Tasarım (EE425) Ders Detayları
| Ders Adı | Ders Kodu | Dönemi | Saati | Uygulama Saati | Laboratuar Hours | Kredi | AKTS |
|---|---|---|---|---|---|---|---|
| HDL ile Gelişmiş Sayısal Tasarım | EE425 | Alan Seçmeli | 2 | 2 | 0 | 3 | 5 |
| Ön Koşul Ders(ler)i |
|---|
| EE203 |
| Dersin Dili | İngilizce |
|---|---|
| Dersin Türü | Seçmeli Dersler |
| Dersin Seviyesi | Fen Bilimleri Yüksek Lisans |
| Ders Verilme Şekli | Yüz Yüze |
| Dersin Öğrenme ve Öğretme Teknikleri | Anlatım, Gösteri. |
| Dersin Öğretmen(ler)i |
|
| Dersin Amacı | To teach how digital circuits can be designed and represented using a hardware description language, and implemented on a programmable device. |
| Dersin Eğitim Çıktıları |
Bu dersi başarıyla tamamlayabilen öğrenciler;
|
| Dersin İçeriği | Verilog donanım tanımlama dili kullanarak sayısal devrelerin, davranışsal, veri akışı ve yapısal modellemesi, Verilog dilinin yapıları, veriyollu sonlu durum makinelerinin Verilog ile tasarlanması; modern bilgisayar destekli tasarım (CAD) araçlarına giriş, sayısal devrelerin benzetim ve doğrulaması. |
Haftalık Konular ve İlgili Ön Hazırlık Çalışmaları
| Hafta | Konular | Ön Hazırlık |
|---|---|---|
| 1 | Donanım tanımla dillerine (HDL) giriş, Verilog'a genel bakış: Birleşimsel devrelerin Verilog ile yapısal ve veri-akışı tanımlanması | Ders notlarını gözden geçirin. |
| 2 | Verilog'a genel bakış: Birleşimsel devrelerin davranışsal temsili, sınama tezgahları, birleşimsel devrelerin benzetimi | Ders notlarını gözden geçirin. |
| 3 | Verilog operatörleri, veri tipleri | Ders notlarını gözden geçirin. |
| 4 | Sayıların verilogda temsil edilmesi, bit genişliği ayarı | Ders notlarını gözden geçirin. |
| 5 | Always bloku, kodlama ilkeleri, kodlama örnekleri | Ders notlarını gözden geçirin. |
| 6 | Kodlama örnekleri | Ders notlarını gözden geçirin. |
| 7 | Sonlu durum makinelerinin tekrarı, tasarım örnekleri | Ders notlarını gözden geçirin. |
| 8 | Sonlu durum makinelerinin zamanlama diyagramı, ASM çizelgesi | Ders notlarını gözden geçirin. |
| 9 | Sonlu durum makinelerinin Verilog ile tanımı | Ders notlarını gözden geçirin. |
| 10 | Sonlu durum makinesi kodlama örnekleri | Ders notlarını gözden geçirin. |
| 11 | Sonlu durum makinesi kodlama örnekleri | Ders notlarını gözden geçirin. |
| 12 | Düzenli ardışıl devrelerin Verilog ile tanımlanması: Yazmaçlar, kayan yazmaçlar, sayaçlar | Ders notlarını gözden geçirin. |
| 13 | Veriyollu sonlu durum makineleri, Verilog ile tanımlama | Ders notlarını gözden geçirin. |
| 14 | Veriyollu sonlu durum makineleri tasarım örnekleri | Ders notlarını gözden geçirin. |
| 15 | Dönem sonu sınav | Ders materyalini gözden geçiriniz |
| 16 | Dönem sonu sınav | Ders materyalini gözden geçiriniz |
Kaynaklar
| Diğer Kaynaklar | 1. FPGA Prototyping Using Verilog Examples, Chu |
|---|
Değerlendirme System
| Çalışmalar | Sayı | Katkı Payı |
|---|---|---|
| Devam/Katılım | - | - |
| Laboratuar | 1 | 30 |
| Uygulama | - | - |
| Alan Çalışması | - | - |
| Derse Özgü Staj | - | - |
| Küçük Sınavlar/Stüdyo Kritiği | - | - |
| Ödevler | - | - |
| Sunum | - | - |
| Projeler | - | - |
| Rapor | - | - |
| Seminer | - | - |
| Ara Sınavlar/Ara Juri | 2 | 40 |
| Genel Sınav/Final Juri | 1 | 30 |
| Toplam | 4 | 100 |
| Yarıyıl İçi Çalışmalarının Başarı Notu Katkısı | 70 |
|---|---|
| Yarıyıl Sonu Çalışmalarının Başarı Notuna Katkısı | 30 |
| Toplam | 100 |
Kurs Kategorisi
| Temel Meslek Dersleri | X |
|---|---|
| Uzmanlık/Alan Dersleri | |
| Destek Dersleri | |
| İletişim ve Yönetim Becerileri Dersleri | |
| Aktarılabilir Beceri Dersleri |
Dersin Öğrenim Çıktılarının Program Yeterlilikleri ile İlişkisi
| # | Program Yeterlilikleri / Çıktıları | Katkı Düzeyi | ||||
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 1 | Matematik, fen bilgisi ve mühendislik bilgilerini uygular. | X | ||||
| 2 | Deney tasarlar, deney yapar, deney sonuçlarını analiz eder ve yorumlar. | X | ||||
| 3 | Belirlenen gereksinimlere göre bir sistemi, bileşeni veya süreci tasarlar. | X | ||||
| 4 | Disiplinler arası alanlarda etkin biçimde çalışır. | |||||
| 5 | Mühendislik problemlerini belirler, formüle eder ve çözer. | X | ||||
| 6 | Mesleki ve etik sorumluluk bilincine sahiptir. | |||||
| 7 | Etkili iletişim kurar. | |||||
| 8 | Yaşam boyu öğrenmenin gerekliliğini tanır ve bu sürece katılır. | X | ||||
| 9 | Çağdaş konular hakkında bilgi sahibidir. | X | ||||
| 10 | Mühendislik uygulamaları için gerekli modern araç, teknik ve becerileri kullanır. | X | ||||
| 11 | Proje yönetimi becerilerine ve uluslararası standartlar ile metodolojilere ilişkin bilgiye sahiptir. | |||||
| 12 | Gerçek dünya problemleri için mühendislik ürünleri ve prototipleri geliştirir. | X | ||||
| 13 | Mesleki bilgiye katkı sağlar. | X | ||||
| 14 | Yöntemsel ve bilimsel araştırma yapar. | X | ||||
| 15 | Orijinal ya da mevcut bilgi kümesi çerçevesinde bilimsel bir yapıt üretir, raporlar ve sunar. | X | ||||
| 16 | Ürettiği özgün fikri savunur. | |||||
ECTS/İş Yükü Tablosu
| Aktiviteler | Sayı | Süresi (Saat) | Toplam İş Yükü |
|---|---|---|---|
| Ders saati (Sınav haftası dahildir: 16 x toplam ders saati) | 16 | 2 | 32 |
| Laboratuar | 7 | 2 | 14 |
| Uygulama | |||
| Derse Özgü Staj | |||
| Alan Çalışması | |||
| Sınıf Dışı Ders Çalışma Süresi | 14 | 4 | 56 |
| Sunum/Seminer Hazırlama | |||
| Projeler | |||
| Raporlar | |||
| Ödevler | |||
| Küçük Sınavlar/Stüdyo Kritiği | |||
| Ara Sınavlara/Ara Juriye Hazırlanma Süresi | 2 | 6 | 12 |
| Genel Sınava/Genel Juriye Hazırlanma Süresi | 1 | 10 | 10 |
| Toplam İş Yükü | 124 | ||